例如，在服务器场景中，通用计算（GC-Chiplet）、AI加速（A-Chiplet）、存储（S-Chiplet）等模块可通过高速互联灵活组合，适配多样化负载。这种设计不仅可以提升能效比，还能通过成熟制程（如12-28nm）降低对先进工艺的依赖。
袁博浒提到，UCIe标准的推进正在进一步解决Chiplet互联的互通性问题，而RDSA联盟研发的FlexDLL协议栈和FlexPHY物理层技术，则为国产芯片的异构集成提供了自主可控的底层支持。
据悉，2024年成立的RDSA产业联盟汇聚了全球50余家芯片企业与科研机构，致力于推动RISC-V+DSA+Chiplet的标准化与商业化。联盟不仅建立了D2D高速互联实验室，还通过《芯粒互联接口规范》国家标准的制定，促进国内外技术接轨。
